삼성전자, 12단 적층 5세대 HBM D램 최초 개발
삼성전자, 12단 적층 5세대 HBM D램 최초 개발
  • 김경은 기자
  • 승인 2024.02.27 15:25
  • 댓글 0
이 기사를 공유합니다

삼성전자가 개발한 36GB 용량의 12단 HBM3E 제품.(사진제공/삼성전자)
삼성전자가 개발한 36GB 용량의 12단 HBM3E 제품.(사진제공/삼성전자)

[잡포스트] 김경은 기자 = 삼성전자는 24Gb(기가비트) D램 칩을 TSV(실리콘 관통 전극) 기술로 12단까지 적층해 업계 최대 용량인 36GB HBM3E 12H를 구현했다고 27일 밝혔다.

24Gb D램 용량은 3GB이며 HBM3E 12H D램 용량은 36GB다. TSV는 수천 개의 미세 구멍을 뚫은 D램 칩을 수직으로 쌓아 적층된 칩 사이를 전극으로 연결하는 기술을 말한다.

HBM3E 12H는 초당 최대 1280GB의 대역폭과 현존 최대 용량인 36GB을 제공해 성능과 용량 모두 전작인 HBM3(4세대 HBM) 8H(8단 적층) 대비 50% 이상 개선된 제품이다.

HBM3E 12H는 1024개의 입출력 통로(I/O)에서 초당 최대 10Gb를 속도를 지원한다. 초당 1280GB를 처리할 수 있어 1초에 30GB 용량의 UHD 영화 40여편을 다운로드 할 수 있다.

삼성전자는 'Advanced TC NCF'(열압착 비전도성 접착 필름) 기술로 12H 제품을 8H 제품과 동일한 높이로 구현해 HBM 패키지 규격을 만족시켰다고 설명했다.

'Advanced TC NCF' 기술을 적용하면 HBM 적층수가 증가하고, 칩 두께가 얇아지면서 발생할 수 있는 '휘어짐 현상'을 최소화 할 수 있는 장점이 있어 고단 적층 확장에 유리하다.

삼성전자는 NCF 소재 두께도 지속적으로 낮춰 업계 최소 칩간 간격인 '7마이크로미터(um)'를 구현했다. 이를 통해 HBM3 8H 대비 20% 이상 향상된 수직 집적도를 실현했다.

칩과 칩사이를 접합하는 공정에서 신호 특성이 필요한 곳은 작은 범프를, 열 방출 특성이 필요한 곳에는 큰 범프를 목적에 맞게 사이즈를 맞춰 적용했다. 크기가 다른 범프 적용을 통해 열 특성을 강화하는 동시에 수율도 극대화했다.

범프는 칩 사이를 전기적으로 연결하기 위해 형성한 전도성 돌기를 통칭한다.

또 삼성전자는 NCF로 코팅하고 칩을 접합해 범프 사이즈를 다양하게 하면서 동시에 공극(Void)없이 적층하는 업계 최고 수준의 기술력도 선보였다.

삼성전자가 개발에 성공한 HBM3E 12H는 AI 서비스의 고도화로 데이터 처리량이 급증하는 상황 속에서 AI 플랫폼을 활용하는 다양한 기업들에게 최고의 솔루션이 될 것으로 회사 측은 기대하고 있다.    

배용철 삼성전자 메모리사업부 상품기획실장 부사장은 "삼성전자는 AI 서비스를 제공하는 고객사의 고용량 솔루션 니즈에 부합하는 혁신 제품 개발에 힘쓰고 있다"며 "앞으로 HBM 고단 적층을 위한 기술 개발에 주력하는 등 고용량 HBM 시장을 선도하고 개척해 나갈 것"이라고 말했다.   


댓글삭제
삭제한 댓글은 다시 복구할 수 없습니다.
그래도 삭제하시겠습니까?
댓글 0
댓글쓰기
계정을 선택하시면 로그인·계정인증을 통해
댓글을 남기실 수 있습니다.